在日前于計(jì)算機(jī)器學(xué)會(ACM)舉辦的國際實(shí)體設(shè)計(jì)會議(ISPD)上，一位專題演講的主講人表示，即時的機(jī)器學(xué)習(xí)(machine learning)典范正在改寫晶片設(shè)計(jì)的決策架構(gòu)，進(jìn)一步為微晶片的實(shí)體設(shè)計(jì)減少許多人為因素。
IEEE暨英特爾(Intel)平行運(yùn)算實(shí)驗(yàn)室院士Pradeep Dubey在ISPD專題演講上發(fā)表「追求終極學(xué)習(xí)機(jī)器」(Quest for the Ultimate Learning Machine)時提到，認(rèn)知電腦將取代許多人為因素。
Dubey說：「傳統(tǒng)上，機(jī)器負(fù)責(zé)運(yùn)算數(shù)字，而人類則在晶片的實(shí)體設(shè)計(jì)上做決定。但是，機(jī)器現(xiàn)在可以同時做到這兩部份，而使運(yùn)算提升至一個全新的領(lǐng)域?！?/p>
以往將決策工作交給電腦的任務(wù)——即基于規(guī)則而定的人工智慧(AI)，如今無法再持續(xù)進(jìn)行了，因?yàn)槊恳晃粚＜叶加凶约旱娘L(fēng)格，而無法達(dá)成一套最佳的原則。然而，當(dāng)今的認(rèn)知電腦能夠執(zhí)行與人類決策行為有關(guān)的四個步驟，即感知、推理、行動、適應(yīng)并重覆，直到達(dá)成最佳化設(shè)計(jì)。
然而，當(dāng)今基于神經(jīng)網(wǎng)路的深度學(xué)習(xí)認(rèn)知電腦能夠執(zhí)行這四個步驟中的每一步，盡管每一步驟中都存在延遲。據(jù)Dubey表示，我們今天的任務(wù)是提高每個步驟的速度，直到實(shí)現(xiàn)即時作業(yè)，讓認(rèn)知電腦能接管微晶片實(shí)體設(shè)計(jì)中的人為因素。
根據(jù)Dubey的說法，最大的障礙在于感測和推理步驟期間的深度學(xué)習(xí)。為了克服英特爾為其Xeon處理器系列添加新款Lake Crest的挑戰(zhàn)，利用了去年收購Nervana Systems取得的硬體神經(jīng)網(wǎng)路。 Dubey強(qiáng)調(diào)，Lake Crest將使深度學(xué)習(xí)能夠即時呈現(xiàn)用于生產(chǎn)十億閘晶片的巨量資料(Big Data)組合。
另一方面，賽靈思(Xilinx)資深副總裁兼技術(shù)長Ivo Bolsens表示，只需使用現(xiàn)場可編程閘陣列(FPGA)就能達(dá)完成同樣的任務(wù)。 (當(dāng)然，英特爾也因?yàn)樵?015年收購Altera而擁有FPGA技術(shù))。然而，Bolsens聲稱，F(xiàn)PGA可以加速深度學(xué)習(xí)的腳步，最終實(shí)現(xiàn)讓SoC的每一部份都是硬體可配置的「全可編程平臺」(all programmable platform)。
Bolsens表示：「FPGA的最大優(yōu)勢在于具有豐富的互連。而且，F(xiàn)PGA還擁有大量的全域記憶體與資料流架構(gòu)，可有效地搭配機(jī)器學(xué)習(xí)運(yùn)作?！菇刂聊壳盀橹?，F(xiàn)PGA比起其他任何類型的晶片更能有效利用摩爾定律(Moore’s Law)，F(xiàn)PGA目前可實(shí)現(xiàn)多達(dá)13層的可編程互連，因而能讓任何閘之間彼此交流。此外，28nm可說是FPGA的最佳選擇，因?yàn)檫@一節(jié)點(diǎn)時的每閘成本(cost-per-gate)達(dá)到最小化——畢竟隨著FPGA用于越來越小的幾何尺寸，其成本也相對提高中。在相同的封裝中使用多個晶片，能夠達(dá)到以每秒150Gbps的短距離互連，在系統(tǒng)級封裝(SiP)中達(dá)到1Gbps。
編譯：Susan Hong
參考原文：ISPD Predicts Chip Futures; Machine Learning to Determine Architectures，by R. Colin Johnson
文章來源:EET 電子工程專輯
關(guān)注行業(yè)動態(tài)，了解產(chǎn)業(yè)信息，以實(shí)現(xiàn)與時俱進(jìn)，開拓創(chuàng)新，穩(wěn)步發(fā)展。
標(biāo)簽: 晶片 ISPD FPGA